イーサネット回路設計ガイド

イーサネット インターフェイス ハードウェア アーキテクチャの概要

一般的なイーサネット ハードウェア インターフェイスは、次の部分で構成されます。

• CPU/MCU: 上位層のプロトコル処理を担当するメイン制御システム。

• MAC (メディア アクセス コントロール): メディア アクセス コントロール層。データ フレームのカプセル化と検証を処理します。

• PHY (Physical Layer): MAC から出力されたデジタル信号をアナログ電気信号に変換する物理層インターフェイス。

• ネットワークトランス (磁気): 信号分離、コモンモード干渉耐性、およびインピーダンスマッチング機能を提供します。

• RJ45 インターフェイス: 物理接続ポイント。イーサネット物理メディアへの接続を可能にします。

集積度が高まるにつれて、MAC を統合した SoC (システム オン チップ) チップが増え、PHY を統合したチップも増えており、設計手法は常に最適化されています。

2. 主要コンポーネントの分析

1. PHYチップ

• 機能: MAC 層のデジタル信号を、ネットワーク ケーブルでの送信に適したアナログ信号に変換します。

• 主要なパラメータ:

• 速度: 10/100Mbps (100M)、1000Mbps (1G)。

• インターフェースタイプ：MII/RMII/GMII（MACとの通信）。

• 伝送距離: ギガビット イーサネットは、最大 100 メートルのツイストペア伝送をサポートします。

• 特別な機能: 一部の PHY チップは POE (Power over Ethernet) をサポートします。

(ii) ネットワークトランス

• 機能:

• 電気的絶縁: PHY と RJ45 間の DC 成分をブロックしてチップを保護します。

• コモンモード干渉の抑制: 外部電磁干渉 (EMI) を低減します。

• インピーダンスマッチング: 信号伝送品質を最適化します。

(III) RJ45 インターフェース

• 100M (100BASE-TX): ツイストペア ケーブルを 2 ペア (4- 芯) のみ使用し (Cat5 以上の仕様のケーブルでは 1-2、3-6 ペア)、1 ペアはデータの送信に使用され、1 ペアはデータの受信に使用され、残りの 2 ペアは使用されません。

• ギガビット (1000BASE-T): ツイストペア ケーブル (Cat5e 以上) の 4 ペア (8 導体) すべてを使用します。

3. プリント基板設計のポイント

1. 全体のレイアウト

• できるだけ RJ45 に近づけて、差動配線の長さを短くしてください。

• 干渉を防ぐため、以下の他の信号線を避けてください。

(II) 差動ライン(TX/RX)の配線ルール

• 等しい長さのマッチング (必要な長さの差 ≤ 5mil)。

• インピーダンス制御 (通常は 100Ω 差動インピーダンス)。

• 信号の反射を減らすために、鋭角な配線は避けてください。

(III) ネットワークポートとトランス基板設計のポイント

• 耐電圧絶縁: ネットワーク変圧器の中央の絶縁領域は、耐電圧要件を確保するのに十分な幅が必要です。 PHY と RJ45 は異なるグランド プレーン上にある必要があり、クロスプレーンのレイアウトまたは配線は禁止されています。

• 耐干渉処理: トランスの下の全層をくり抜き、底部の銅箔によるノイズの侵入を防ぎます。

• 差動ライン ルーティング: ネットワーク ポート シェルのグランド層から離れた最下層を優先します。インピーダンスは 100Ω±10% に制御することを推奨します (必須ではありませんが推奨)。

• 筐体接地：ネットワークポートの金属筐体の接地線は、低インピーダンス接続を確保するために太くする必要があります。

4. インターフェース保護設計

• ESD保護デバイス:静電気放電が後続の回路に損傷を与えるのを防ぐために使用されます。

• サージ保護装置:落雷などにより発生するサージ電圧による回路の損傷を防ぐために使用されます。

5. 実用化事例分析

産業用オートメーション機器を例に挙げると、そのイーサネットインターフェース設計にはMACとPHYを統合したSoCチップが使用されており、合理的なレイアウトと配線により安定した信頼性の高い通信を実現します。実際のアプリケーションでは、このデバイスは複雑な電磁環境でも安定して動作し、イーサネット通信に対する産業オートメーションの高い要件を満たします。