VOOHU ギガビット ネットワーク トランス パッケージングの移行: DIP から SMD へ、ピン マッピングおよび量産検証

機器の小型化、配置の自動化、サプライ チェーンの再構築により、ギガビット ネットワーク トランスのパッケージングの移行が議題となることがよくあります。元のボードは DIP デバイスを使用しており、新しいボードではそれを SMD に変更したいと考えています。パッドを再描画するだけのようです。しかし、実際のプロジェクトでは、パッケージングの変更は、PHY 側とケーブル側の両方のピン、センター タップ、ポート シーケンス、絶縁境界、差動配線、アセンブリ プロセス、およびテスト フィクスチャに影響します。 「100/1000 Base-T、シングル ポートまたはデュアル ポート」に基づいて代替案のみを探す場合、プロトタイプは引き続きチェーンを開始できる可能性がありますが、PoE 負荷、温度上昇、EMC またはバッチ アセンブリの段階で問題が露呈します。

現在、VOOHU の中国語と英語の公式 Web サイトでは、DIP および SMD 100/1000 Base-T ネットワーク トランスを確認できます。この記事では、これらのうちの 2 つを直接の置き換えとして定義するものではありません。代わりに、5 つの公開資料番号を使用して、パッケージ移行中に候補範囲を確立する方法、ネットワークごとにピンをチェックする方法、回路図レビュー、PCB ライブラリ、試作、量産受け入れを閉ループに組み込む方法を説明します。公開ページは一次審査に適しています。正確な形状、推奨パッド、巻線図、ピンの定義、沿面距離、リフローまたはウェーブはんだ付け条件は、完全な接尾辞に対応する最新の仕様および図面に基づいている必要があります。

1. DIP から SMD への交換は BOM の置き換えではなく、回路とプロセスの共同改訂です。

同じ速度と同じポート数であっても、ピンを 1 つずつ変換できることを意味するわけではありません。

ネットワーク変圧器の両側はそれぞれ PHY とネットワーク ポートに接続されており、巻線にはセンター タップ、コモン モード処理、または PoE 給電パスが装備されている場合もあります。 2 つのデバイスに 100/1000 Base-T および単一ポートのラベルが付いている場合でも、異なるピン番号、間隔、ポート配置、および巻線リード方法が使用されている可能性があります。移行前に、ネットワーク名に基づいてマッピング テーブルを確立する必要があります。PHY 側の正端子と負端子、ケーブル側の正端子と負端子、センター タップ、シールドされたピンまたは未接続のピンをペアごとにリストし、元のデバイス ピン、新しいデバイス ピン、および回路図ネットワークを示します。パッケージの外観、ピンの総数、古い PCB のシルク スクリーン印刷のみに基づいて対応を推測することはできません。

デュアルポートデバイスの場合は、ポート A とポート B の配置方向と両端のチャネル順序も確認する必要があります。ポートの順序または極性が逆の場合、静的導通チェックではすぐには検出できない可能性がありますが、リンク トレーニング、モード変換、または EMC の結果に影響が出る可能性があります。レビュー中は、ピン ダイアグラムの手動による目視検査に頼るのではなく、古い回路図、古い PCB、候補デバイスの巻線図、および RJ45 定義を同時に開き、ネットリストまたは接続レポートを使用してレビューする必要があります。

設置方法を変更すると絶縁境界線が再描画されるため、銅スキンのみを再描画することはできません。

DIP ピンは PCB を貫通しており、SMD はんだ端子は同じ表面上にあります。 2 つの構造には、パッド、はんだマスク、ビア ホール、銅から基板エッジまでの距離、およびテスト ポイントに関する異なる制約があります。パッケージが移動された後、もともとスルーホールによって自然に引き伸ばされた領域が、表面上の隣接するパッドになる可能性がある。逆に、SMD ファンアウトではビア層の変更が必要になる場合もあります。動作電圧、電気的空間距離、沿面距離、および耐電圧のテスト条件は、システム全体の安全設計に属しており、製品ページの Vt フィールドから直接導き出すことはできません。レイアウトを凍結する前に、ハードウェア、PCB、および安全担当者が最新の機械図面、プロジェクトの汚染レベル、および全体的な機械基準を共同でレビューする必要があります。

2. パッケージの選択により、差動ファンアウト、リフロー パス、およびアセンブリ ウィンドウが変更されます

SMD は配置とリフローには適していますが、より制御されたパッドと共平面性が必要です

SMD ネットワーク トランスは通常、パッチ、リフロー、AOI プロセスに入ることができ、スルーホール プラグイン ステーションを削減します。そのコストは、ステンシルの開口部、はんだペーストの量、配置ノズル、デバイスの同一平面性、およびリフロー曲線を再確認する必要があることです。パッドが長すぎたり、はんだペーストが偏ったりすると、デバイスのズレや立ち上がり、誤はんだの原因となる場合があります。パッドが狭すぎるとプロセスマージンが弱くなる可能性があります。 AOI プログラムはピンの濡れとブリッジを識別できなければならず、デバイス本体のブロックされた領域を補うために電気測定や X 線のサンプリングが必要になる場合があります。特定のパッドと温度プロファイルを別のサフィックスまたは汎用ライブラリからコピーしてはなりません。

DIP はスルーホールの修正が簡単ですが、プラグイン、ウェーブはんだ付け、スルーホールの設計上の制約が生じます。

DIP デバイスの機械的固定とスルーはんだ接合は、特定の振動、修理、または既存の生産ラインに適していますが、基板内のスルー スペースを占有し、プラグ方向、リード成形、ウェーブはんだ付けシャドウ、フラックス洗浄、スルーホール充填などの管理項目が増加します。 SMD に変更した後、元のビアを通常のビアとしてそのままにすることはできません。リファレンス プレーンを切断したり、分岐を形成したり、新しい差動ファンアウトをクラウドアウトしたりする可能性があります。設計チームは、最初に倉庫を変更してから試作中にプロセスの矛盾に対処するのではなく、まず組み立てルートを決定してからパッケージングを決定する必要があります。

差動ペアは、リファレンス プレーンの連続性を保護しながら、短く、対称的で、分岐が少ない必要があります。

ネットワーク変圧器ピンの近くのエリアは、多くの場合、差動スイッチング層、センタータップ分岐、および分離ゾーンが最も集中している場所です。マイグレーション中は、不要なブランチとテストポイントを減らし、２つのブランチ間の幾何学的差異を制御し、層ビアホールの近くに連続したリターンパスがあるかどうかを制御する必要がある。ポート方向を調整する必要がある場合は、デバイスの配置と層間計画を通じてクロスオーバーを減らすことを優先します。 「接続する」ためだけに蛇行ラインや密集したビアを積み重ねないでください。差動インピーダンス、長さの許容差、およびリファレンス プレーンの要件は、依然として PHY リファレンス デザインおよびプロジェクト ルールによって管理されており、これらのボードレベルの制限は公開製品ページには示されていません。

3. 事前に設定された交換結論を使用せずに、実際の在庫品目番号を使用して移行方向を決定します。

以下の表にある 5 つの中国語と英語の詳細ページは、2026 年 8 月 7 日にページごとにアクセスされ、確認されています。このフォームは、ページ上に公開されているデータ レート、実装、ポート数、ピン数、間隔、動作温度、Vt、および PoE フィールドのみを取得し、それらを設計レビュー ブランチに変換します。この記事の「在庫あり」とは、公開詳細ページが現在アクセス可能であることを意味し、リアルタイムの在庫、配送、または価格を表すものではありません。材料番号は同じテーブルに表示されるため、直接の置換として定義されません。

たとえば、WHDG24102PTGとWHSG24301GMどちらもシングルポート 24PIN 方向ですが、公共設置方法、ピン間隔、温度範囲、PoE フィールドが異なるため、この 2 つは既製の DIP to SMD ペアリングとみなされません。WHDG36001TG2 つの SMD デュアル ポート マテリアル番号のピン番号も異なり、デュアル ポート移行にはネットワークごとのマッピングが必要であることを示しています。WHSG24Z01C0とWHSG50011PGどちらも SMD デュアルポートですが、開示されている 24PIN/50PIN、間隔、および PoE フィールドは依然として異なります。候補の決定は、システム インターフェイス、完全な仕様、および PCB スペースにまで遡る必要があります。

4. まずデータをフリーズしてから、回路図と PCB ライブラリの移行を完了します。

ステップ 1: 完全な材料番号サフィックスと管理データをロックする

品目リストには、製造元、完全な部品番号の接尾辞、仕様および機械図面のバージョン、取得日、および該当する変更通知を記録する必要があります。サプライヤーのページ、サンプルのラベル、PDF のサフィックスが矛盾している場合は、まずデータベースの作成を一時停止して確認してください。公開されているフィールドに加えて、巻線図、ピンの定義、形状公差、推奨パッド、パッケージング方法、耐湿性レベル、溶接条件も入手する必要があります。ページ上の未公開項目は一律に「技術的確認中」とマークされており、同様の資料番号で完了することはできません。

ステップ 2: ネットワークごとのピン マッピングを確立し、リバース レビューを行う

マッピング テーブルには少なくとも、古いデバイス ピン、古いネットワーク名、機能側、新しいデバイス ピン、新しいネットワーク名、極性、センター タップの目的、およびレビュー担当者が含まれています。完成後は、古いものから新しいものへ、次に新しいものから古いものへと確認し、抜けやショート、浮きがないか確認してください。また、PoE 設計では、非 PoE デバイスや異なる電流分岐が候補として誤って含まれないように、電源供給パス、センター タップ接続、保護および電力側接続の各ペアを個別にマークする必要があります。

ステップ 3: 新しいライブラリを作成し、三者間でクロスチェックを行います

回路図ライブラリ、PCB パッケージ、および 3D アウトラインは、同じ管理データから作成する必要がありますが、個別に検査する必要があります。ライブラリの検査には、ピン番号、シンボルの側面、パッド番号、穴の直径またはパッドのサイズ、シルク スクリーンのフット マーク、ボディの禁止領域、アセンブリの原点と高さが含まれます。次に、ネットリストを空のテストボードにインポートし、回路図番号と PCB パッド番号をピンごとに確認します。次に、公称サイズだけを見るのではなく、候補デバイスの機械図面をパッケージに重ねて最大許容誤差を確認します。

ステップ 4: レイアウト、DFM、およびテスト容易性の副署名を完了する

レイアウト副符号は、PHY からトランス、トランスから RJ45 までの差動パス、センター タップと PoE 電源分岐、絶縁スロットまたは禁止エリア、デバイスの高さ、および周囲のメンテナンス スペースをカバーする必要があります。 DFM 副署名は、ステンシル、リフローまたはウェーブはんだ付け、AOI の可視性、パネル化の方向、パッケージングおよびノズルをカバーする必要があります。テスト副署名では、プローブ ポイント、治具の圧入、バウンダリ スキャン、または機能テストが引き続き実行できるかどうかを確認する必要があります。ライブラリ ファイルは正しいのに量産パスが利用できないことを避けるために、3 種類の副署が完了したらガーバーと BOM をリリースします。

5. プロトタイプの検証は、信号、電源、熱、アセンブリを同時にカバーする必要があります

最初に静的接続とデバイスレベルの電気的チェックを実行します

最初のピースが溶接された後、まず方向、はんだ付け、オープンとショート、センタータップの接続を確認し、最新の仕様に従って該当する電気項目を実行します。プロジェクトでリターンロス、挿入損失、またはモード変換を比較する必要がある場合は、制御されたフィクスチャと一貫した基準面を使用し、元のデータ、フィクスチャのバージョン、およびサンプル番号を保存します。曲線が異常な場合は、まず溶接、遷移、およびポート マッピングの問題を解決します。この違いを直接磁性体のせいにしないでください。

リンクのシャットダウンと同等のボードによる PoE のリスク

リンク検証では、ターゲット PHY 構成、RJ45、保護デバイス、ケーブル、およびピアを使用し、オートネゴシエーション、要求されたレート、ターゲット ワイヤ長、コールド スタート、ウォーム スタート、再接続、およびエラー カウントをカバーする必要があります。デュアル-ポート デバイスは、2 つのポートを個別にテストし、同時に動作する組み合わせを追加する必要があります。 PoE 候補者は、システム計画に従って、センタータップ、電流バランス、負荷下でのチェーンの起動、温度上昇、および長期安定性もチェックする必要があります。 Web サイトに記載されている「最大」電流は、スクリーニングおよび検証ブランチにのみ使用され、マシン全体で直接使用できる電力の結論と同等ではありません。

試作で配置窓と検査機能を同時に検証

小ロットの試作には、さまざまな基板位置と複数のデバイス バッチが含まれ、実装オフセット、はんだ接合部の濡れ、ブリッジ、ボイドまたはスルーホール充填などのプロセス現象を記録し、AOI、電気テスト、および機能テストの結果を手動の判断と関連付ける必要があります。 DIPからSMDに変更した後に実験室の手はんだ付けプロトタイプのみを検証した場合、量産リフロー中のオフセットや仮想はんだ付けのリスクはまだカバーされていません。逆に、DIP が保持されている場合は、プラグの向き、エラー防止、ウェーブはんだ付けのシャドウイング、およびリワーク温度も検証する必要があります。

動作温度および耐電圧フィールドも、テスト分岐を決定するだけです。幅広い温度方向では、プロジェクトで指定された低温および高温条件下で、チェーンの始動、エラー数、および主要な電気的性能を再テストする必要があります。該当する絶縁、サージ、または耐電圧テストが完了したら、リンクとデバイスの外観を再チェックする必要があります。システムの沿面距離、空間距離、テスト電圧、波形、および期間はプロジェクト標準によって定義される必要があり、デバイス ページの 1500 V RMS フィールドを参照するだけでは済みません。

6. 量産リリース前の 4 つの閉ループ検査

情報の確認：サフィックス、図面、ライブラリのバージョンが一致しているかどうか

BOM、回路図、PCB ライブラリ、購入確認書、受領材料ラベル、およびテスト仕様書は、同じ完全なサフィックスを指している必要があります。一時的なマテリアルはすべて再マップして検証する必要があり、名前が似ているため古い結論は使用できません。

2 番目に接続を確認します。各ペアと各センタータップが追跡可能かどうか

ネット-バイ-ネット マッピング、ネットリスト差分レポート、および最初の接続レコードの署名済みバージョンを保存します。デュアル-ポートおよび PoE 設計の場合、ポート シーケンス、電流パスの各ペア、およびセンター タップ接続を個別にチェックする必要があります。

工程の3つのチェック：配置・溶接・検査窓が試作で認証されているか

ステンシルまたはウェーブはんだ付けパラメータ、デバイスの向きのエラー防止、AOI または電気テストのカバレッジ、修理制限、およびパッケージングと搭載方法が小ロットの試作で検証されていることを確認し、許容可能な規格と異常なアップグレード パスを明確にします。

4 つのパフォーマンス チェック: デバイスの証拠をマシン リンク全体に関連付けることができるかどうか

デバイス - レベルのデータ、ボード - レベルのリンク、PoE 負荷、温度および絶縁の結果は、サンプル、ボード番号、およびテスト条件にバインドされている必要があります。より高速で簡素化された方法が製造テストに使用される場合、合格サンプル、境界サンプル、および既知の故障サンプルを関連付けて、設計側にとって懸念されるリスクを特定できることを証明する必要があります。

7. よくある質問（FAQ）

どちらも 100/1000 Base-T、シングル ポート 24PIN ですが、DIP から SMD に直接変更できますか?

直接結論を出さないでください。速度、ポート数、ピン数は単なるフィルタリング フィールドです。巻線図、ピン番号、センタータップ、間隔、外形、推奨パッド、温度、耐電圧、PoE 経路、電気曲線も確認してください。たとえ電気的機能が類似していても、設置および組み立て方法が変更されると、ライブラリの構築、レイアウト、および検証が必要になります。

24PIN および 50PIN デュアル-ポート SMD ネットワーク トランスは、パッケージを変更することで交換できますか?

パッケージだけを変更することはできません。ピン数の違いは、多くの場合、ピン配列、ポート配置、または内部接続を見直す必要があることを意味します。両方の完全なサフィックスの巻線図とピン テーブルを取得し、ネットバイネットでマッピングし、PCB スペース、差動配線、テスト フィクスチャ、およびプロセスを再評価する必要があります。

公式ウェブサイトで公開されている現在までの PoE をそのまま完成機の設計電流として使用できますか?

できません。このフィールドは、最初の候補のスクリーニングと負荷テストの計画に使用できますが、全体の電力レベル、ペアごとの電流、センタータップ、温度上昇、ケーブル、コネクタ、環境条件は完全なシステムによって決まります。材料を注文する前に、現在の仕様、PoE スキーム、および温度テストの結果を確認する必要があります。

SMDに変更した後は、新しいパッケージのパッドを確認するだけで十分ですか?

足りない。パッドに加えて、回路図ピン、ネットリスト、絶縁境界、差動ファンアウト、リフロー プロファイル、AOI 可視性、再加工、リンク、PoE 負荷、温度、および絶縁を再チェックします。パッケージングの移行は、設計証拠と量産プロセスが同時に完了するまで完了しません。

結論

パッケージの移行には、閉ループの材料番号、ピン、PCB ライブラリ、およびアセンブリの検証が同時に必要です。量産は、試作、リンク、PoE、温度、絶縁テストを経て初めて実現できます。正式な意思決定には、現在の仕様、図面、サンプル、納期を確認する必要があります。